欢迎对计算机体系结构、微处理器设计、嵌入式系统开发有兴趣的同学加入实验室               

个人信息
姓  名:   魏继增(副教授)
联系地址:   天津市津南区海河教育园天津大学(北洋园)校区计算机科学与技术学院
办公地点:   天津大学(北洋园)校区55楼B423
Email:     weijizeng@tju.edu.cn
联系电话:     022-27401091
教育经历
2015-09~至今:天津大学计算机科学与技术学院计算机应用技术专业       博士
2004.09~2007-03:天津大学计算机科学与技术学院计算机系统结构专业     硕士
2000.09~2004.07:哈尔滨工业大学计算机科学与技术学院计算机科学与工程专业   学士
工作经历
2015-09~至今:天津大学计算机科学与技术学院              副教授
2014-03~2015-03:美国北卡来罗纳州立大学 电子与计算机工程系     访问学者
2010-04~2015-09: 天津大学计算机科学与技术学院                    讲师
研究方向与兴趣(更多介绍)
研究方向:先进计算机体系结构,片上系统,大规模集成电路
研究兴趣:高能效异构多核处理器、安全处理器架构、下一代非易失存储器、嵌入式系统
承担项目
2015-01~2017-12:国家自然科学基金(青年项目):体系结构/算法级嵌入式GPU低功耗策略的研究
2015-04~2018-03:天津市基础及前沿研究项目:暗硅时代基于三维堆叠和NVM的高能效GPU存储体系研究
2012-01~2014-12: 教育部博士点基金(青年项目):嵌入式GPU的高并行度低功耗统一着色器体系结构的研究
2012-03~2014-03: 苏州国芯科技有限公司(横向委托项目):面向C*CORE处理器的Linux操作系统设计与移植
2010-04~2012-04: 苏州国芯科技有限公司(横向委托项目):基于C*CORE310及CLB的高抽象层次SoC建模与仿真平台设计
参与项目
2011-04~2014-03:高可信密码片上系统的关键技术研究,第1参与人
2011-01~2013-12:国家自然科学基金(面上项目):基于可配置处理器的Ray-Tracing算法专用硬件体系结构的研究,第2参与人
2011-01~2012-12: 天津市发改委物联网专项:面向物联网传感器节点的信息安全嵌入式系统芯片关键技术研究,第5参与人
主讲课程
计算机体系结构(本科三年级) 课程主页

超大规模集成电路设计(本科三年级)

代表性论文(*通讯作者)
博士论文: 可配置可扩展处理器关键问题研究
 
期刊论文: 1. Jizeng Wei*, Yisong Chang and et al. "A modified post-TnL vertex cache for the multi-shader
embedded GPUs", IEICE Electronics Express, 12(10), 2015, 1-12. (SCI/EI)
2. Jizeng Wei* and et al. "A high performance, area efficient TTA-like vertex shader architecture with
optimized floating point arithmetic unit for embedded graphics applications", Elsevier Microprocessors and
Microsystems, 37, (6-7), 2013, 725-738. (SCI/EI)
3. Jizeng Wei*, Xulong Liu and et al. "A low-time-complexity and secure dual-field scalar multiplication
based on co-Z protected NAF", IEICE Electronics Express, 11(11), 2014, 1-12. (SCI/EI)
4. Yisong Chang, Jizeng Wei* and et al. "A novel architecture of special arithmetic function unit for area-
efficient programmable vertex shader", Chinese Journal of Electronics, 22(3), 2013, 483-488. (SCI/EI)
5. Bingchao Li, Jizeng Wei* and et al. "Improving SIMD Utilization with Thread-Lane Shuffled Compaction
in GPU", Chinese Journal of Electronics, 24(4), 2015. (SCI/EI)
6. Wei Guo, KwangHyok Ri and Jizeng Wei*, "An area-efficient unified architecture for multi-functional
double-precision floating-point computation", Journal of Circuits, Systems, and Computers, 2015. (SCI/EI)
7. Jizeng Wei*, Wei Guo and et al. "A unified cryptographic processor for RSA and ECC in RNS", Springer
Communications in Computer and Information Science, 396, 2013, 19-32. (EI)
8. 魏继增*, 郭炜等. "可定制Tcore处理器指令调度设计", 天津大学学报, 43(3), 2010, 203-209. (EI)
 
会议论文: 1. Hongwen Dai, Jizeng Wei* and Huiyang Zhou, "Analyzing graphics processor unit (GPU) instruction set
architectures", IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS),
2015. (EI)
2. Jizeng Wei* and Wei Guo, "The micro-architectural support countermeasures against the branch
prediction analysis attack", TrustCom 2014. (EI)
3. Jizeng Wei*,Wei Guo,Jizhou Sun,et al,“Design and Implementation of Co-design Toolset for Tcore
Processor", IEEE Asia-Pacific Conference on Circuit and System,Maccau,China,2008,1664-1667.
4. Jizeng Wei*,Wei Guo,Jizhou Sun,et al,“Program Compression based on Arithmetic Coding on
Transport Triggered Architecture",Proc. of 5th International Conference on Embedded Software and
Systems, Chengdu,China,2008,126-131. (EI)
5. Wei Guo,Jizeng Wei*,et al,“Design a Configurable and Extensible Tcore Processor based on
Transport Triggered Architecture“,International Conference on Computer Science and Information
Engineering,Los Angeles,California,USA,2009,536-540. (EI)
专利与著作权
基于TCore可配置处理器的编译器系统(登记号:009100709426)
嵌入式GPU中面积有效、功能复用的裁剪模块(登记号:2013204525457)
一种基于PowerPC处理器的DMA事务级建模方法(已受理)
一种应用于GPU中的幂指数运算硬件单元 (已受理)
一种面向嵌入式GPU多着色器结构的后置顶点Cache设计(已受理)
社会兼职
中国计算机学会(CCF)会员
电气与电子工程师协会(IEEE)会员
美国计算机协会(ACM)会员
电子学,信息与通信工程师协会(IEICE)会员
审稿人:ACM TACO, ACM TECS, Elsevier Microprocessors and Microsystems, Elsevier JSA